Average memory access time = Hit time + Miss rate * miss penalty Suponga una computadora con un solo nivel de caché. ¿Cuál es el significado exacto del tiempo de acierto? ¿Es la cantidad de ciclos de reloj para acceder a los datos de la caché? O ¿Ciclos de reloj para ejecutar una instrucción? ¿Cómo entra en esta ecuación el número de ciclos de reloj por instrucción?
Comentarios
- It ' s normalmente el número de ciclos de reloj para acceder a los datos y se da en ns.
Respuesta
En primer lugar su ecuación es para el caché jerárquico donde tiene que buscar en el caché completo en cualquier caso, independientemente del acierto o error.
Para el caché simultáneo, el primer término del lado derecho también se multiplicará por el tiempo de acierto. El tiempo de activación no es más que el tiempo necesario para detectar la presencia de datos en la caché, si es que los hay.
Respuesta
Se vuelve al mecanismo de caché. Cuando la CPU quiere datos en caché, intente leer datos de la caché. Si hay datos en la caché, obtendrá datos de la caché. Este tiempo de lectura de datos de la caché (¡la diferencia entre la velocidad de la memoria caché y el registro!) se indicará con Hit time.
Si la memoria deseada en la instrucción relacionada no existe en la memoria caché, debe leerse desde la RAM, por lo tanto, se necesita más reloj de la CPU para leer la dirección especificada y esta vez se calcula mediante la multiplicación de miss rate y la penalización de este error en el tiempo de lectura de datos de la RAM, que se indica con miss penalty.