¿Por qué cronometramos Flip Flops?

Una razón por la que cronometramos los flip-flops para que no haya caos cuando las salidas de los flip-flops se alimentan a través de algunas funciones lógicas y regresan a sus propias entradas.

Si la salida de un flip-flop es utilizado para calcular su entrada, nos conviene tener un comportamiento ordenado: para evitar que el estado del flip-flop cambie hasta que la salida (y por lo tanto la entrada) sea estable.

Este reloj nos permite construir computadoras, que son máquinas de estado: tienen un estado actual y calculan su siguiente estado basándose en el estado actual y algunas entradas.

Por ejemplo, supongamos que queremos construir una máquina que «calcula» un incremento Cuenta de 4 bits de 0000 a 1111, una nd luego se ajusta a 0000 y continúa. Podemos hacer esto usando un registro de 4 bits (que es un banco de cuatro flip-flops D). La salida del registro se somete a una función lógica combinatoria que suma 1 (un sumador de cuatro bits) para producir el valor incrementado. Luego, este valor simplemente se retroalimenta al registro. Ahora, siempre que llegue el borde del reloj, el registro aceptará el nuevo valor que es uno más su valor anterior. Tenemos un comportamiento ordenado y predecible que recorre los números binarios sin ningún problema.

Los comportamientos de sincronización también son útiles en otras situaciones. A veces, un circuito tiene muchas entradas, que no se estabilizan al mismo tiempo. Si la salida se produce instantáneamente a partir de las entradas, será caótica hasta que las entradas se estabilicen. Si no queremos que los otros circuitos que dependen de la salida vean el caos, hacemos que el circuito esté sincronizado. Permitimos una generosa cantidad de tiempo para que las entradas se asienten y luego le indicamos al circuito que acepte los valores.

La sincronización también es inherentemente parte de la semántica de algunos tipos de flip flops. Un flip flop D no se puede definir sin una entrada de reloj. Sin una entrada de reloj, ignorará su entrada D (¡inútil!), O simplemente copiará la entrada en todo momento (¡no un flip-flop!) Un flip-flop RS no tiene reloj, pero usa dos entradas para controlar el estado que permite que las entradas sean «automáticas»: es decir, que sean las entradas, así como los disparadores para el cambio de estado. Todos los flip flops necesitan alguna combinación de entradas que programe su estado, y alguna combinación de entradas permite ellos mantienen su estado. Si todas las combinaciones de entradas activan la programación, o si todas las combinaciones de entradas se ignoran (se mantiene el estado), eso no es útil. Ahora, ¿qué es un reloj? Un reloj es una entrada especial y dedicada que distingue si el se ignoran otras entradas, o si programan el dispositivo. Es útil tener esto como una entrada separada, en lugar de que se codifique entre múltiples entradas.

Comentarios

• Tiene sentido cuando explica la necesidad de marcar el contador o la máquina de estado. Si hay ‘ s no es ningún reloj, entonces el contador sigue cambiando su valor (& reset) & empezar infinitamente? y lo mismo con la máquina de estado. (Por lo que leí de wiki, contadores solo un tipo de máquinas de estado, ya que los estados están cambiando). Pero incluso con registros también usamos reloj, en ese caso ¿por qué? También quiero saber si hay flipflops (se pueden usar) en cualquier aplicación sin reloj.
• Ahora llegamos al punto de estabilidad, si las salidas siguen cambiando, entonces otros dispositivos que necesitan la salida flipflops ganaron ‘ no ser capaz de recibirlo correctamente y podría haber un comportamiento errático. Entonces, ¿es este un problema de estabilidad? Ahora intento comprender el concepto de estabilidad. Especialmente estos dos parámetros que explicaste: » para evitar que el estado del flip-flop ‘ cambie hasta la salida (y por lo tanto la entrada) es estable. » » A veces, un circuito tiene muchas entradas, que no se estabilizan al mismo tiempo »

Un flip-flop de borde ascendente puede concebirse como dos pestillos uno al lado del otro , uno de los cuales se habilita poco después de que la señal del reloj se reduce y permanece habilitado hasta que sube; el segundo se habilita poco después de que el reloj sube y permanece habilitado hasta que baja.Tener un breve momento durante el cual no se habilita ningún flip flop significa que la salida de un flip flop puede retroalimentarse de manera segura a su entrada a través de la lógica combinatoria. Un cambio en la salida en un ciclo de reloj puede hacer que la entrada cambie, pero ese cambio de entrada no tendrá ningún efecto hasta el próximo ciclo de reloj.

Históricamente, solía ser bastante común para dispositivos digitales para usar lo que se llamó un «reloj de dos fases», que tenía dos cables de reloj que eran altos para intervalos no superpuestos durante cada ciclo. Todos los pestillos se dividen en dos grupos, con un reloj que controla el primer grupo de pestillos y el otro reloj controla el segundo; en la mayoría de los casos, las salidas de cada grupo solo se utilizan para calcular las entradas del otro. Cada ciclo de reloj consta de uno o más pulsos en el primer reloj, al menos uno de los cuales debe cumplir con el mínimo especificaciones de longitud y uno o más pulsos en el segundo (mismo requisito). Una ventaja de este diseño es que puede ser muy tolerante con la desviación del reloj siempre que el tiempo muerto entre las fases del reloj supere la cantidad de desviación del reloj. tales diseños son que requieren ejecutar dos relojes cables por todas partes, y que para obtener la máxima velocidad, generalmente se debe dividir la lógica en dos grupos y tratar de equilibrar los retrasos de propagación entre ellos.

Un enfoque más «moderno» es tener todos los elementos de enganche (registro) recibe un solo cable de reloj y esencialmente genera sus propios relojes internos no superpuestos. Esto requiere que la desviación máxima del reloj no exceda el tiempo mínimo de propagación entre registros, pero las herramientas modernas permiten controlar la desviación del reloj con mayor precisión de lo que era posible en décadas pasadas. Además, en muchos casos, el reloj monofásico simplifica los diseños al eliminar la necesidad de dividir la lógica en dos grupos.

Todos sabemos que los circuitos reales digitales van a contener MUCHAS puertas. Una señal puede tener que tomar varias rutas para llegar a la última puerta que da la salida. Una señal tarda algo de tiempo en «propagarse» en los diferentes caminos que llegan a la última puerta. El tiempo necesario para propagarse no es el mismo en diferentes caminos. Esto conduce a lo que llamamos fallas. Los fallos ocurren porque algunas rutas son más cortas que otras y cuando una señal llega antes a la última puerta tomando la ruta más corta, la afecta inmediatamente antes de que las otras señales en la ruta más larga lleguen a la puerta. La salida en la que esto resulta momentáneamente es incorrecta y puede volverse peligrosa en un circuito digital y provocar la propagación de errores.

Ahora vengo a por qué necesitamos un reloj. Un reloj esencialmente «sincroniza» el circuito con una única señal externa. Piense en ello como un ritmo al que el circuito está sintonizado como música. Las cosas suceden en sintonía con este reloj, ningún reloj = circuito está desactivado. Al usar el reloj nos aseguramos de que las diferentes partes del circuito trabajen en armonía al mismo tiempo . De esta forma el comportamiento del circuito es más predecible. También se ve menos afectado por cambios en el retardo de propagación por variación de temperatura y fabricación. Esto cubre el reloj.

Los flip flops son elementos de circuitos digitales que toman una acción (cambiando su salida en respuesta a una entrada en su puerto de entrada) cuando ocurre un «CLOCK EDGE». El borde del reloj es cuando la señal del reloj va de 0 a 1 o de 1 a 0. Simplemente dibuje una onda de reloj y sabrá a qué me refiero. Hay otro grupo de elementos llamados pestillos, la salida de los pestillos cambia para reflejar la entrada cuando una determinada señal de control está en un NIVEL lógico específico y no espere ningún flanco, esta señal de control se llama ENABLE en pestillos. Los pestillos pueden funcionar cuando enable es 1 y cambia su salida o cuando enable es 0. Depende del tipo de pestillo. En contraste, los flips flops en realidad hacen algo solo cuando son alimentados por un reloj EDGE. Tenga en cuenta esta diferencia entre pestillos y flip flops, y recuerde que los pestillos están conectados entre sí para crear un flip flop de modo que la habilitación solo hace que el flip flop haga algo cuando se produce un borde de reloj. En este caso, llamamos la señal de habilitación al reloj, y también tiene más sentido. El reloj para los humanos hace tic, tic, tic, el flip flop hace algo solo en los tic y NADA entre los tic.

Si aún no está claro, entonces se beneficiará viendo la conferencia nptelhrd en youtube del Instituto Indio de Tec Tecnología en circuitos digitales.

Comentarios

• » Al usar el reloj nos aseguramos de que las diferentes partes del circuito funcionan en armonía al mismo tiempo. » – ¿cómo hacemos esto? Veré los videos.
• Tenga en cuenta que las chanclas son dispositivos que cambian su salida para reflejar la entrada en el borde ascendente (o el borde descendente si es un flip flop activado por borde negativo) de una señal de control para un flip flop activado por flanco positivo.Esta señal de control se llama reloj debido a su naturaleza periódica, más como el tic-tic de nuestros relojes de pared. Si la señal de reloj está presente, el flip flop hará algo, de lo contrario, la entrada no hará que le suceda nada a la salida. Conozca la diferencia y similitud entre pestillos y flip-flops desde una etapa temprana también para no confundirse.

Existen cosas como contadores asincrónicos. Aquí hay uno: –

También se conoce como contador de rizado porque cuando un pulso de entrada llega a la entrada (cambiando el estado del primer flip-flop), ese cambio de estado tarda un tiempo finito en propagarse a los flip-flops restantes. Durante ese período de tiempo pequeño pero finito, las salidas ABCD tendrán un valor transitorio impredecible hasta que se establezca el flip-flop final.

Si las salidas ABCD se alimentaron todas a través de flip-flops tipo D y se sincronizaron juntas , algún tiempo después del período de estabilización, esta » mejor » versión de ABCD nunca » mostrar » este comportamiento transitorio.

Para evitar esto, los ingenieros a veces usan circuitos de reloj sincrónico. Lo sentimos, la entrada es de la izquierda en este y el mapa de Q0 a Q3 a ABC y D en el diagrama anterior: –

Es un poco más complejo pero es más rápido y tiene menos partes que en comparación con un contador asíncrono con un montón de tipos D en las salidas.

Comentarios

• Bueno, con contadores tiene sentido. Pero, ¿hay alguna aplicación en la que se utilicen flipflops sin relojes? ¿o los flipflops nunca se pueden usar sin relojes?
• @avi El primer ejemplo (contador asíncrono) no ‘ t tiene que ser considerado como una entrada de un » reloj «. Podrían ser pulsos provenientes de un sensor magnético que busca ver qué tan rápido gira un eje. Habría un reloj » master » en el sistema que » puertas » la cuenta cada segundo, pero la » señal » que entra en el contador no es ‘ t necesariamente un reloj. La salida de un comparador analógico podría » sincronizar » a » 1 » a la salida de un tipo D y la salida de otro comparador analógico puede restablecer el tipo D; esto se puede usar para producir una señal derivada de una forma de onda analógica; sin relojes como tales
• Consideraría que el comportamiento de un contador de ondas es cuantitativamente más que cualitativamente diferente al del contador sincrónico. Las salidas de ambos contadores dejarán de ser válidas algún tiempo después de que llegue un pulso de reloj y volverán a ser válidas algún tiempo después. El contador síncrono tendrá una ventana más pequeña durante la cual sus salidas no serán válidas, pero la ventana será distinta de cero en cualquier caso. También ‘ s vale la pena señalar que la velocidad máxima de conteo con el contador dibujado estará limitada por la longitud del contador. Uno podría evitar esa limitación …
• … haciendo que la cadena de acarreo comience en p. Ej. el cuarto bit, generando el » y » de los primeros tres bits, y luego cada bit solo se invierte si la entrada del acarreo la cadena era alta, el bit 2 era alto, el bit 1 era alto y el bit 0 era alto. Incluso si llegaran siete pulsos de conteo en el tiempo requerido para que una señal se propague a través de la cadena de acarreo, eso no sería un problema ya que la cadena de acarreo comenzaría a propagar el acarreo cuando se alcanzara el conteo xxx111 … 111000 pero su salida no sería ‘ t importa hasta que se alcance el pulso de reloj después de xxx111 … 111111.
• Estos contadores de ondas son simples pero detestados en el mundo real de los circuitos digitales en los que trabajo. Su Es bueno saber que existen, pero es muy poco probable que se le permita utilizarlos para proyectos reales. Siempre se puede usar en ejercicios triviales donde su naturaleza » asincrónica » no es un problema.

Porque es más fácil diseñar sistemas síncronos (sistema síncrono significa cualquier colección de lógica combinatoria y flip-flops sincronizados) que los sistemas asíncronos y síncronos los sistemas son más fiables. Sin embargo, el diseño de la máquina de estado asíncrona es digno de estudio porque puede calcular una salida mucho más rápido y con menos energía que un sistema síncrono.