Fan in Fan out Problem

Betrachten Sie ein praktisches Logikgatter mit output = “ 1 „. Dies kann als Spannungsquelle \ $ V_ {O} \ $ in Reihe mit einem Widerstand (\ $ R_O \ $) (dem Äquivalent des Then) modelliert werden. Für ein ideales Gate ist \ $ R_O \ $ Null.

Wenn ein Logikgatter mit dem Ausgang dieses Gatters verbunden ist, beginnt der Eingang dieses Gatters, einen kleinen Strom \ $ I_ {in} \ $ aus dem Treibergatter zu ziehen. Nun wird die am Eingang von erhaltene Spannung Empfängergatter ist $$ V_ {in} = V_ {O} – I_ {in} R_O $$ Wenn N solche Gatter verbunden sind, dann ist $$ V_ {in} = V_ {O} – N \ mal I_ {in} R_O > V_ {IH} \ tag1 $$

Um den Eingang als logisch „1“ zu erkennen, sollte der Empfänger eine Spannung empfangen, die größer als \ $ V_ {IH ist } \ $. Aber wenn N weiter zunimmt, nimmt \ $ V_ {in} \ $ ab und für einen Wert von N (größer als fan_out des Fahrertors) wird \ $ V_ {in} \ $ fallen unter \ $ V_ {IH} \ $ des Empfängergatters. Dann wird der Ausgang „1“ vom Empfänger möglicherweise nicht als „1“ erkannt.

Mit anderen Worten, für jedes Gatter existiert ein Maximalwert des Stroms \ $ I_ {Omax} \ $, den er so quellen (oder sinken) kann Die Klemmenspannung fällt in den zulässigen Bereich (Rauschabstand). Ein solches Gate kann maximal N Gates ansteuern, die jeweils einen Strom von \ $ I_ {in} = I_ {Omax} / N \ $ ziehen. Das Anschließen weiterer Gatter kann dazu führen, dass die Empfängergatter falsche Logikpegel empfangen.

Fan out Dies ist ein sehr wichtiger Faktor, da das Gate die Last nicht mit dem angegebenen Strom antreiben kann, wenn die Last den Lüfter überschreitet. Dieser Auszug aus dem Wiki erklärt dies besser:

Ein ideales Logikgatter hätte eine unendliche Eingangsimpedanz und eine Ausgangsimpedanz von Null, sodass ein Gate-Ausgang eine beliebige Anzahl von Impulsen ansteuern kann Gate-Eingänge. Da jedoch reale Fertigungstechnologien weniger als ideale Eigenschaften aufweisen, wird eine Grenze erreicht, an der ein Gate-Ausgang keinen Strom mehr in nachfolgende Gate-Eingänge treiben kann. Wenn Sie dies versuchen, fällt die Spannung unter den für den Logikpegel definierten Pegel auf diesem Kabel, was zu Fehlern führt.

Der Fan-Out ist einfach die Anzahl der Eingänge, die an einen Ausgang angeschlossen werden können, bevor der von den Eingängen benötigte Strom den Strom übersteigt, der vom Ausgang geliefert werden kann, während er noch stillsteht Beibehalten der korrekten Logikpegel.

http://en.wikipedia.org/wiki/Fan-out#Theory

Kommentare

• Es wäre am besten, wenn Sie ' keinen Unsinn aus Wikipedia verbreiten würden. Ein ideales Logikgatter hätte eine unendliche Eingangsimpedanz und eine Ausgangsimpedanz von Null, aber ein reales Logikgatter muss von dieser Idealität abweichen. Was beim Wunsch nach Idealität ignoriert wird, ist, dass die Existenz der Vorrichtung auf die nicht idealen Eigenschaften zurückzuführen ist, d. H. Halbleiter können wegen Wärmeenergie verwendet werden, obwohl dies nicht der Fall ist. Ein Gerät, das auf diese Weise funktioniert muss nicht ideal sein.
• Also, was versuchen Sie zu sagen? Dass wir ' nicht über Idealität sprechen sollten, weil nichts auf der Welt ideal ist ..?
• @placeholder: Wenn Sie ein Problem mit Wikipedia haben, greifen Sie es auf mit ihnen nicht hier.
• @RaghunathV: ' Vergessen Sie nicht, dass bei CMOS-Logik die Last hauptsächlich kapazitiv ist. Fanout bezieht sich auch darauf, das richtige Ergebnis innerhalb des angegebenen Zeitpunkts zu erhalten.
• @RaghunathV Nein, Idealität ist sehr nützlich, um über die Kernfunktionalität nachzudenken. Ein perfektes Logikgatter kann nicht existieren, der Wikipedia-Artikel ist Unsinn und ich vermute, dass Sie ' besser in der Lage wären, etwas Besseres zu schreiben. Die " weniger als perfekten Eigenschaften. " ermöglichen es dem Transistor, zu existieren und die Transistoren sind bereits begrenzt Antriebsfähigkeit, die im CMOS ein Problem mit dem Timing darstellt. Beachten Sie sorgfältig die Verwendung von ideal und perfekt.