충전 된 평행 판이있는 커패시터에서 전 계선이 가운데에서 평행하지만 바깥쪽으로 구부러지는 경향이 있다는 것을 읽었습니다 ( 평행 판의 끝에 " 프린지 ")가 발생합니다. 누군가 이것이 실제로 일어나는 이유를 설명 할 수 있습니까? 일반적으로 무한히 긴 대전 된 판에 존재하는 대칭 부족으로 인해 발생합니까? 전기장이 끝에서 균일하지 않다는 것은 어느 정도 분명합니다. 그러나 왜 그들은 바깥쪽으로 만 구부러져 야하고 안쪽으로 구부릴 수는 없습니까?
코멘트
- 등전위 표면이 어떻게 생겼는지 생각해보세요.
- 더 확실한 설명을 제공 할 수 있습니까? 이해가 안되는 것 같습니다.
답변
필드는 어떻게 생산됩니까? 표면의 전하로. 양자 프레임으로 가면 한 판에는 과잉 전자가 있고 다른 판에는 과잉 양전하 (구멍)가 있습니다. 전자에 의해 생성 된 전기장을 생각해보십시오. 방사형으로 나갑니다. 무한 플레이트 커패시터에서 대칭으로 인해 필드가 추가됩니다. 치수가 주어지면 가장자리의 전자는 방사형으로 선을 가지며 다른 판의 양전하는 다시 방사형으로 만나게됩니다. 왜냐하면 이것이 점 전하의 기하학이기 때문입니다. 공중에있는쪽에는 수직 방향으로 추가 할 필드가 없으며 모양은 가장자리에 수직 인 선에있는 +-쌍의 2 차원 필드 모양과 같습니다.
답변
여러 가지 방법으로 질문에 답변 할 수 있지만 가장 간단한 방법 중 하나는 다음과 같습니다.
캐패시터가 전하를 저장하고있을 때 프린지 필드가 없다고 가정합니다.
양극판 외부에서 양극판 외부로 양전하를 이동합니다.
프린지 필드가 없으므로, 판 사이에서 양전하를 이동하는 작업은 0이지만 판에 전위차가 없다는 것을 의미 할 수는 없습니다.
프린지 장이 존재하고 장보다 약한 경우 캐패시터 깊숙한 곳에서 프린지 필드 라인을 따라 네거티브 플레이트에서 포지티브 플레이트로 양전하를 이동합니다.
플레이트 간의 전위차는 $-\ displaystyle \ int입니다. ^ {\ large +} _ {\ large-} \ vec E \ cdot d \ vec s $ .
프린지 필드가 커패시터 내부의 깊은 필드보다 약하지만 경로 길이는 이에 따라 larg 그 결과 동일한 전위차가 발생합니다.
필드가 안쪽으로 휘어지면 필드 강도와 경로 길이가 더 커집니다. 더 큰 잠재적 차이.