Używam sterownika MOSFET ( TC4427A ), który może ładować pojemność bramki 1nF w około 30ns.

podwójny N-ch MOSFET, którego używam (Si4946EY) ma ładunek bramki 30nC (max) na fet. Na razie rozważam tylko jeden, ponieważ oba na kostce są identyczne. Prowadzę bramę na 5V. (Jest to fet na poziomie logicznym.)

Czy to oznacza, że mogę zastosować Q = CV do obliczenia pojemności? C = 30nC / 5V = 6nF. Więc mój sterownik może całkowicie włączyć bramkę w około 180ns.

Czy moja logika jest prawidłowa?

Rezystancja bramki MOSFET jest określona na maks. 3,6 oma. Czy będzie to miało wpływ na powyższe obliczenia? Sterownik ma rezystancję 9 omów.

Czy jest jakaś znacząca różnica, kiedy bramka jest rozładowana zamiast naładowana? (wyłączając fet).

Na marginesie, w 180ns fet nie jest w pełni włączony. Więc Rds (niezupełnie-ON) jest dość wysokie. Jak mogę obliczyć, jakie straty mocy wystąpią w tym czasie?

Komentarze

  • Wygląda na to, że czas przełączania będzie ograniczony przez opóźnienie i czas przełączania układu sterownika. Istnieje niewielka różnica między włączaniem i wyłączaniem, stopniem wyjściowym układu sterownika jest sterownik totemu. Możesz przyspieszyć czas wyłączenia za pomocą diody. 30-40 ns to bardzo krótki czas 🙂 Jeśli obawiasz się rozpraszania mocy, musisz obliczyć, jak często będziesz się przełączać.
  • @morten: OP mówi o prowadzeniu FET – myślałem, że przyspieszenie diody dotyczy tylko jazdy BJT?
  • Nagroda zostanie przyznana za pierwszą odpowiedź, która odpowiada na wszystkie moje pytania – czas włączenia, efekt bramki & opór sterownika, symetria rozładowania / ładowania i Rds (niezupełnie włączone)

Odpowiedź

Jak mówi endolit, musisz przyjrzeć się warunkom parametrów. 30nC to maksymalna wartość dla \ $ V_ {GS} \ $ = 10V. Wykres na stronie 3 arkusza danych pokazuje zazwyczaj 10nC przy 5V, a następnie C = \ $ \ frac {10nC} {5V} \ $ = 2nF. Inny wykres również na stronie 3 podaje wartość 1nF dla \ $ C_ {ISS} \ $. Rozbieżność wynika z tego, że pojemność nie jest stała (dlatego podają wartość ładunku).

Opór bramy rzeczywiście będzie miał wpływ. Stała czasowa bramki będzie wynosić (9 \ $ \ Omega \ $ + 3,6 \ $ \ Omega \ $) \ $ \ times \ $ 2nF = 25ns, zamiast 9 \ $ \ Omega \ times \ $ 2nF = 18ns.

Teoretycznie będzie niewielka różnica między włączaniem i wyłączaniem, ponieważ wyłączając zaczynasz od wyższej temperatury. Ale jeśli czas między włączeniem i wyłączeniem jest mały (tutaj duży margines, mówimy około dziesiątek sekund) temperatura jest stała, a charakterystyka będzie mniej więcej symetryczna.

O pytaniu pobocznym. Nie jest to zwykle podawane w arkuszach danych, ponieważ prąd będzie zależał od \ $ V_ { GS} \ $, \ $ V_ {DS} \ $ i temperatura oraz 4-wymiarowe wykresy nie działają dobrze w dwóch wymiarach. Jedynym rozwiązaniem jest zmierzenie tego. Jednym ze sposobów jest zapisanie \ $ I_D \ $ i \ Wykresy $ V_ {DS} \ $ między wyłączeniem a włączeniem i pomnóż oba i zintegruj. To przejście normalnie nastąpi szybko, więc prawdopodobnie będziesz mógł mierzyć tylko w kilku punktach, ale to powinno dać dobre przybliżenie. Wolniejsze przejście da więcej punktów, ale temperatura będzie inna, a zatem wynik będzie mniej dokładny.

Odpowiedź

Odwołanie do tej notatki z aplikacji Fairchild na temat przełączania MOSFET , ta notatka firmy Infineon na temat wartości zasług , ta notatka IR i moja własna doświadczenie:

\ $ Q_g \ $ określa ilościowo całkowity ładunek bramki, który składa się z kilku skupionych elementów:

  • \ $ Q_ {gs} \ $ (bramka do -source)
  • \ $ Q_ {gd} \ $ (gate-to-drain)

Jeśli chodzi o obliczanie, ile mocy jest tracone przy włączaniu MOSFET, możesz użyć relacji Q = CV, aby obliczyć efektywną pojemność bramki. Producent często publikuje również tę liczbę jako \ $ C_ {iss} \ $.

Nota IR dość dobrze podsumowuje stratę przełączania. Podczas interwału \ $ Q_ {gs} \ $ MOSFET zaczyna przewodzić (\ $ I_D \ $ przyspiesza i \ $ V_ {DS} \ $ pozostaje na wysokim poziomie). Podczas interwału \ $ Q_ {gd} \ $ MOSFET ulega nasyceniu (\ $ V_ {DS} \ $ spada). Najlepszym sposobem zobaczenia straty jest, jak wcześniej sugerowano, zmierzenie \ $ V_ {DS} \ $ i \ $ I_D \ $. W tym artykule EETimes opisano, jak matematycznie obliczyć stratę przełączania dla różnych warunków, których nie będę tutaj omawiać.

MOSFET rezystancja bramki jest dodawana z jakimkolwiek zewnętrznym oporem, który jest potrzebny do określenia prądu ładowania. W twoim przypadku, ponieważ ładujesz tylko do 5 V, nie przekroczysz maksymalnych możliwości swojego sterownika.

Rozładowanie bramki jest stosunkowo identyczne z ładowaniem jej, o ile progi pozostają takie same. Jeśli próg włączenia wynosi 4 V, a ładujesz do 5 V, możesz sobie wyobrazić, że wystąpi niewielka asymetria między czasem włączenia a czasem wyłączenia, ponieważ „rozładowujesz tylko 1 V, aby wyłączyć w porównaniu z 4V, aby się włączyć.

Jak we wcześniejszym komentarzu, dość często spotyka się sieci rezystorów i diod w obwodach napędu MOSFET, które dostosowują prąd ładowania przy włączaniu i wyłączaniu.

Odpowiedź

Specyfikacja w arkuszu danych mówi, że V GS = 10 V, więc nie. byłoby C = 30 nC / 10 V = 3 nF. Ale to jest absolutne maksimum.

Zamiast pojedynczej wartości pojemności, określają pojemność jako wykres na stronie 3. Znaczenie c iss c rss ic oss są podane w tym dokumencie, rysunek 5. Myślę, że najbardziej zależy Ci na c iss , które według wykresu wynosi około 900 pF.

Komentarze

  • – 1 używając Ciss, Crss, Coss do określenia capa bramki cytowanie w celu określenia strat przełączania jest nieprawidłowe. Ciss, Crss, Coss to mała pojemność wejścia / wyjścia sygnału
  • @Naib: Czym różni się duża pojemność sygnału i gdzie można znaleźć jej specyfikację?
  • Cóż, Ciss, Crss, Coss jest wykonywany z Vgs = 0V przy około 1 MHz … Qgate, a zatem Cgate nigdy nie może być obliczane na podstawie pojemności wejściowej IGBT lub MOSFET, są to tylko przybliżone wartości pierwszego rzędu krzywej gatecharge wokół początku. Krzywa ładowania bramki urządzeń przełączających jest wysoce nieliniowa (rys. 5). Ten płaski okres to miller plateu i pojawia się jako kondensator inf. Pierwsza liniowa sekcja skoku ładowania jest do zrobienia wraz z ładowaniem źródła bramki, okres spłaszczenia przeciwdziała kondensatorowi młynarza (drenaż bramki).
  • @JonRB czego następnie użyjesz, aby uzyskać oszacowanie pojemność wejściowa? Wygląda na to, że Ciss byłby prawidłowym szacunkiem dla Vgs od 0 do tuż przed osiągnięciem napięcia plateau. I dlaczego otrzymujemy Ciss, jeśli zamiast tego możemy użyć opłaty bramki, aby uzyskać znacznie bliższe przybliżenie?

Odpowiedź

rozpraszanie mocy podczas włączania i wyłączania

Można by pomyśleć, że tranzystor cieplejszy podczas tych przejść ma coś wspólnego z wewnętrznymi napięciami, prądami i pojemnością tranzystora.

W praktyce, o ile włączasz lub wyłączasz przełącznik wystarczająco szybko, wewnętrzne szczegóły przełącznika są bez znaczenia. Jeśli całkowicie wyciągniesz przełącznik z obwodu, inne rzeczy w obwodzie nieuchronnie mają jakąś pasożytniczą pojemność C między dwoma węzłami, które włącza i wyłącza przełącznik. Po włożeniu dowolnego rodzaju przełącznika do tego obwodu, przy wyłączonym wyłączniku, pojemność ta ładuje się do pewnego napięcia V, gromadząc CV ^ 2/2 watów energii.

Bez względu na to, jaki to przełącznik to znaczy, że po włączeniu przełącznika całe CV ^ 2/2 watów energii jest rozpraszane w tym przełączniku. (Jeśli przełącza się naprawdę wolno, być może nawet więcej energii jest rozpraszane w tym przełączniku).

Aby obliczyć energię rozpraszaną w przełączniku mosfet, znajdź całkowitą pojemność zewnętrzną C, do której jest podłączony (prawdopodobnie głównie pasożytnicza ) i napięcie V, do którego ładują się zaciski przełącznika tuż przed włączeniem przełącznika. Energia rozpraszana w jakimkolwiek przełączniku wynosi

  • E_turn_on = CV / 2

przy każdym włączeniu.

Energia rozproszone w oporze napędzającym bramę, twój FET jest

  • E_gate = Q_g V

gdzie

  • V = bramka wahania napięcia (z twojego opisu to 5 V)
  • Q_g = ilość ładunku, którą przepychasz przez pin bramki, aby włączyć lub wyłączyć tranzystor (z arkusza danych FET, to około 10 nC przy 5 V)

Ta sama energia E_gate jest rozpraszana podczas włączania i ponownie podczas wyłączania.

Część tej energii E_gate jest rozpraszana w tranzystorze, a część w układzie sterownika FET – zwykle używam analizy pesymistycznej, która zakłada całą tę energię jest rozpraszana w tranzystorze, a także cała energia jest rozpraszana w sterowniku FET.

Jeśli przełącznik wyłącza się wystarczająco szybko, energia rozpraszana podczas wyłączania jest zwykle nieistotne w porównaniu z energią rozproszoną podczas włączania. Możesz umieścić granicę najgorszego przypadku (dla obciążeń silnie indukcyjnych)

  • E_turn_off = IVt (najgorszy przypadek)

gdzie

  • I to prąd płynący przez przełącznik tuż przed wyłączeniem,
  • V to napięcie na przełączniku tuż po wyłączeniu, a
  • t to czas przełączania od włączonego do wyłączonego.

Wtedy moc rozpraszana w fet wynosi

  • P = P_switching + P_on

gdzie

  • P_switching = (E_turn_on + E_turn_off + 2 E_gate) * breaking_frequency
  • switche_frequency to liczba cykli przełączania na sekundę
  • P_on = IRd = moc rozpraszana, gdy przełącznik jest włączony
  • I to średni prąd, gdy przełącznik jest włączony,
  • R to rezystancja tranzystora FET w stanie włączenia, a
  • d to ułamek czasu, w którym przełącznik jest włączony (użyj d = 0,999 do oszacowania najgorszego przypadku).

Wiele mostków H wykorzystuje (zwykle niechcianą) diodę ciała jako dioda flyback do wychwytywania indukcyjnego prądu flyback. Jeśli to zrobisz (zamiast używać zewnętrznych diod Schottkyego), będziesz musiał również dodać moc rozpraszaną przez tę diodę.

Dodaj komentarz

Twój adres email nie zostanie opublikowany. Pola, których wypełnienie jest wymagane, są oznaczone symbolem *