Jaký je ' rozdíl mezi 0 a vysokou impedancí (nebo plovoucí)?

Já ne“ Nevím tolik o jiných logických rodinách, ale řeknu vám něco o TTL:

Pokud necháte nepřipojený vstup brány TTL, bude to brána číst jako logiku 1. Lidé říkají, že abyste dostali logickou 0, musíte „řídit bránu nízko.“ Ale to, co to ve skutečnosti znamená, je, že musíte vytáhnout proud z vstupního kolíku, abyste stáhli jeho napětí pod prahovou hodnotu logické 0.

Normální výstupní pin TTL buď pohání výstupní linku vysoko (v takovém případě protéká velmi málo proudu), nebo jinak pohání linku nízko (v takovém případě výstupní kolík vytáhne proud z mnoha vstupních kolíků „fanoušci“.

Poznámka: Tyto proudy se sčítají. Proto existuje omezení, kolik vstupů lze řídit z jednoho výstupu.

A tri-stat Výstup e může buď řídit výstupní linku vysoko, řídit ji nízko, nebo vstoupit do stavu „hi-Z“ (aka „stav vysoké impedance“, aka „deaktivováno“, aka „uvedeno“). Ve stavu vysokého Z je výstupní pin skutečně odpojen.

Účelem třístavových výstupů je umožnit více než jednomu čipu řídit stejnou linku, která se obvykle nazývá sběrnice v této souvislosti. Za normálních okolností, pokud spojíte dva výstupy dohromady, když jeden klesne vysoko a druhý nízký, budete kouřit — možná. Pokud nekouříte, dostanete velký proud protékající z výstupu, který se pokouší řídit linku vysoko, na výstup, který se pokouší řídit linku nízko, a na sběrnici dostanete nedefinované napětí.

Pokud máte naopak na sběrnici připojeno několik trojstavových výstupů, pak musíte pouze zajistit, aby byl povolen pouze jeden z těchto výstupů (tj. ne ve stavu vysokého Z ) kdykoli v čase.

Pokud je žádný ovladač na sběrnici povolen, pak se sběrnice „vznáší“ vysoko, ale pravděpodobně ne v přesně stanoveném čase rám. Aby se tento problém vyřešil, je sběrnice TTL s třístavovými ovladači obvykle připojena k V + prostřednictvím „pull up“ rezistoru, který mu pomáhá dosáhnout přesně definovaného stavu logiky 1 včas.

Například, když jsem na jedné straně drátu a na druhé straně tam je signál, jak mohu zjistit rozdíl mezi 0 a Z?

Rozdíl zavoláte např. následujícím obvodem:
LED bude rozsvítí se, pokud je vaše signální linka ve 0 stavu.
Nesvítí, pokud je ve Z stav.

Pokud připojíte osciloskop k vodiči připojenému k výstupům, které jsou všechny ve stavu vysoké impedance, vodič zachytí v počítačovém prostředí spoustu šumu.

Určitě uvidíte, zda je připojen vodič pouze k výstupům s vysokou impedancí, je pokusit se připojit vodič postupně k + logickému napájecímu napětí a GND přes odpor. Napětí drátu nenasleduje, pokud některý na výstup přivede 1 nebo 0. Správný rezistor, který může táhnout nahoru a dolů, závisí na použité logické rodině. Je to specifikováno v datovém listu logické rodiny.

pokud jsem na jedné straně drátu a na druhé straně jsou signály (1, 0) nebo vysoké Z, jak mohu zjistit rozdíl.

Skutečná otázka je, proč byste chtěli k?

Obvyklým důvodem vysokého Z je to, že několik zařízení může sdílet drát pouze s jedním, který na něj ukládá data najednou, nebo pro použití kolíku jako vstupu i výstupu. aplikace, pokud jsou všechna zařízení vysoká Z, pak je logická úroveň nedefinovaná a vodič bude „plavat“ na jakékoli přítomné zbytkové napětí.

Pokud se díváte na signál s osciloskop, pak odpor sondy (obvykle 1 nebo 10 M Ω) (slabě) stáhne napětí na zem a vy nemůžete říci, zda je aktivně nízké nebo vysoké Z. Jednoduchý způsob, jak poznat rozdíl, je přivést signál vysoké impedance (např. síťový hukot prstem), který je zkratován w slepice logika táhne vysoko nebo nízko.

Další možné použití vysokého Z je pro generování tříúrovňového výstupu. Obvod níže (z Amstrad CPC 464 domácího počítače) generuje 27 barev pomocí pouze 3 digitálních výstupů z hradlového pole. Každý výstup může buď táhnout nahoru nebo dolů nebo být vysoký Z. Při vysokém Z je napětí kolíku určeno rezistory připojenými mezi Vcc a 0V.

V digitální logice se pro obousměrné „inout“ řádky často používají trojstavy (0,1, Z). To je běžně vidět na FPGA (i když to je dnes méně běžné v modernějších architekturách, kde jsou tri-state modely obvykle syntetizovány do LUT nebo MUX v zákulisí).

Přesto, tri-state buffery na FPGA IO bloky stále existují v mnoha prostředích. Používají se k řízení směru toku dat. Například pokud je naprogramována IO linka pro přepnutí z výstupu na vstup, výstupní ovladač přejde do vysoké -impedance („Z“) stav, deaktivace výstupu a umožnění přijímací bráně číst linku.

Zvažte digitální bránu s 5 volty jako 1 (HIGH) a 0 volty jako 0 (LOW). Nyní zvažte následující případy:

1. Pokud je výstup 0 (LOW) a pokud připojíte 5 voltová baterie na výstup přes odpor 5k, protéká proud 1 mA. Pokud připojíte výstup k zemi (0 voltů,) nebude proudit žádný proud.
2. Pokud je výstup 1 (VYSOKÝ) a pokud k výstupu připojíte 5voltovou baterii pomocí a odpor 5k, potom proud nebude proudit, ale pokud připojíte výstup k zemi (0 voltů) přes odpor 5k, bude proudit proud 5mA.
3. Ve stavu Hi-Z, když připojíte výstup k baterie nebo k zemnímu proudu v žádném případě neprotéká, protože obvod je přerušený (tj. vysoká impedance).