CPU 속도를 제한하는 것은 무엇입니까?

실제적으로 CPU 속도를 제한하는 것은 생성 된 열과 게이트 지연 모두이지만 일반적으로 열은 후자가 시작되기 전에 훨씬 더 큰 문제가됩니다. .

최신 프로세서는 CMOS 기술을 사용하여 제조됩니다. 클록 사이클이있을 때마다 전력이 소모됩니다. 따라서 프로세서 속도가 높을수록 열이 더 많이 방출됩니다.

http://en.wikipedia.org/wiki/CMOS

다음은 몇 가지 수치입니다.

Core i7-860 (45 nm) 2.8 GHz 95 W Core i7-965 (45 nm) 3.2 GHz 130 W Core i7-3970X (32 nm) 3.5 GHz 150 W 

당신 CPU 전환 전력이 어떻게 증가하는지 실제로 볼 수 있습니다 (기하 급수적으로!).

또한 트랜지스터의 크기가 줄어들면서 발생하는 양자 효과도 있습니다. 나노 미터 수준에서 트랜지스터 게이트는 실제로 ” 누수 “가됩니다.

http://computer.howstuffworks.com/small-cpu2.htm

여기서는이 기술의 작동 방식에 대해 설명하지 않겠습니다.하지만 Google을 사용하여 검색 할 수 있습니다. 이 주제.

알겠습니다. 이제 전송 지연에 대해 말씀 드리겠습니다.

CPU 내부의 각 ” 와이어 “는 소형 커패시터 역할을합니다. 또한 트랜지스터의베이스 또는 MOSFET의 게이트는 작은 커패시터 역할을합니다. 연결 전압을 변경하려면 전선을 충전하거나 충전을 제거해야합니다. 트랜지스터가 줄어들면 그렇게하기가 더 어려워집니다. 이것이 SRAM에 증폭 트랜지스터가 필요한 이유입니다. 실제 메모리 어레이 트랜지스터는 매우 작고 약하기 때문입니다.

밀도가 매우 중요한 일반적인 IC 설계에서 비트 셀에는 매우 작은 트랜지스터가 있습니다. 또한 일반적으로 비트 라인 커패시턴스가 매우 큰 대형 어레이에 내장됩니다. 이로 인해 비트 셀에 의해 비트 라인이 매우 느리게 (상대적으로) 방전됩니다.

보낸 사람 : SRAM 감지 증폭기를 구현하는 방법은 무엇입니까?

기본적으로 중요한 점은 작은 트랜지스터가 상호 연결을 구동하기가 더 어렵다는 것입니다.

또한, 게이트 지연. 최신 CPU에는 10 개 이상의 파이프 라인 단계 (최대 20 개)가 있습니다.

파이프 라이닝의 성능 문제

또한 유도 효과. 마이크로파 주파수에서는 상당히 중요해집니다. 누화와 그런 종류의 것들을 찾아 볼 수 있습니다.

이제 3265810 THz 프로세서가 작동하도록 관리하더라도 다른 실질적인 한계는 나머지 시스템이 얼마나 빨리 지원할 수 있는지입니다. RAM, 스토리지, 글루 로직 및 동일한 속도로 작동하는 기타 상호 연결이 필요하거나 엄청난 캐시가 필요합니다.

댓글

• 클럭 속도와 전력 소비가 어떻게 관련되는지에 대한 좋은 참조를 위해이 토론에 대한 링크를 포함 할 수 있습니다. physics.stackexchange.com/questions/34766/ …
• 전송 지연에 대해 이야기 할 때 고려할 전기 속도도 ‘ 있습니다. en.wikipedia.org/wiki/Speed_of_electricity
• 실제로 기하 급수적으로 증가합니까, 아니면 2 차적으로 증가합니까? 실제로이 동영상 에는 Power = Frequency ^ 1.74가 나와 있습니다.
• 하지만 다음 중 하나는 CPU 설계의 주요 어려움은 상호 연결입니다. 물리적으로 큰 칩이 가능할 수 있지만 이들은 기가 헤르츠 범위에서 작동한다는 것을 기억하십시오. 전선을 짧게 유지하고 싶습니다.
• 문제가 이론적이므로 갈륨 비소와 같은 다른 반도체가 더 높은 주파수를 허용한다고 덧붙일 수 있습니다.

더위 문제는 퍼지 헤어 로 잘 해결됩니다. 전송 지연을 요약하려면 다음을 고려하십시오. 전기 신호가 마더 보드를 통과하는 데 필요한 시간은 이제 최신 CPU의 둘 이상의 클록주기 입니다. 따라서 더 빠른 CPU를 만드는 것은 “그다지 큰 성과를 거두지 못할 것입니다.

초고속 프로세서는 엄청난 숫자 처리 프로세스에서만 유용하며 코드가 작업을 수행하도록 신중하게 최적화 된 경우에만 유용합니다. 데이터를 위해 자주 다른 곳으로 이동해야하는 경우 추가 속도가 낭비됩니다. 오늘날의 시스템에서 대부분의 작업은 병렬로 실행될 수 있으며 큰 문제는 여러 코어로 분할됩니다.

그렇게 들립니다. 라텍스 컴파일 프로세스는 다음과 같이 개선 될 것입니다.

• 더 빠른 IO. RAMdisk를 사용해보세요.
• 다른 코어에서 다른 문서 실행
• 200 페이지의 이미지 집약적 인 작업이 완료 될 것으로 예상하지 않습니다. 2 초

댓글

• 안타깝게도 한 번만 투표 할 수 있습니다. 귀하의 답변은 클럭 속도가 OP ‘ 문제의 병목 현상이 아닐 수 있음을 지적하는 데 더 가치가 있습니다.

열, 게이트 지연 및 전기 전송 속도의 세 가지 물리적 한계가 있습니다.

지금까지 가장 높은 클럭 속도에 대한 세계 기록은 다음과 같습니다. (이 링크에 따름) 8722.78MHz

전기 전송 속도 (광속과 거의 동일)는 절대 물리적입니다. 제한은 매체보다 더 빨리 데이터를 전송할 수 없기 때문입니다. 동시에이 제한은 매우 높기 때문에 일반적으로 제한 요소가 아닙니다.

CPU는 엄청난 양의 게이트로 구성되며 그중 상당수가 직렬로 연결됩니다. 높은 상태 (예 : 1)에서 낮은 상태 (예 : 0)로 또는 그 반대로 전환하는 데 시간이 걸립니다. 이것이 게이트 지연입니다. 따라서 100 개의 게이트가 직렬로 연결되어 있고 하나가 전환하는 데 1ns가 소요되는 경우 전체가 유효한 출력을 제공하기 위해 적어도 100ns를 기다려야합니다.

이 스위치는 CPU에서 가장 많은 전력을 사용합니다. 이것은 클럭 속도를 높이면 더 많은 스위치를 얻게되므로 더 많은 전력을 사용하므로 열 출력이 증가합니다.

과전압 (= > 더 많은 전력 제공)은 게이트 지연을 약간 감소 시키지만 열 출력을 다시 증가시킵니다.

약 3GHz 클럭 속도에 대한 전력 사용이 극도로 증가합니다. 이것이 바로 1.5GHz CPU가 스마트 폰에서 실행될 수있는 반면 대부분의 3-4GHz CPU는 노트북에서 실행될 수없는 이유입니다.

하지만 클럭 속도가 속도를 높일 수있는 유일한 것은 아닙니다. CPU, 파이프 라인 또는 마이크로 코드 아키텍처의 최적화도 상당한 속도 향상을 가져올 수 있습니다. 이것이 바로 3GHz Intel i5 (Dualcore)가 3GHz Intel Pentium D (Dualcore)보다 몇 배 빠른 이유입니다.

댓글

• 오버 클럭킹만으로도 CPU 전력 사용이 선형 적으로 증가합니다. 따라서 클럭 속도가 두 배가되면 전력 사용량이 두 배로 늘어납니다. 그러나 더 높은 클럭 속도에서는 게이트가 클럭 속도로 작동하기에는 너무 느려지고 계산 오류가 발생하기 시작합니다.-> 무작위 충돌이 발생합니다. 따라서 게이트 속도를 높이려면 전압을 높여야합니다. 전력 사용량은 전압에 비해 정사각형으로 확장됩니다. 따라서 전압을 두 배로 늘리면 전력 사용량이 네 배가됩니다. 시계를 두 배로 늘리면 전력 사용량이 8 배 늘어납니다. 또한 필요한 전압은 클럭 속도에 따라 기하 급수적으로 증가합니다. en.wikipedia.org/wiki/CPU_power_dissipation
• 여기서 다른 문제는 과전압이 CPU를 손상시킬 수 있고 할 수있는 것은 없다는 것입니다. 그것에 반대하십시오. 예를 들어 CPU가 지정된 경우 3.3V까지 3.7V 또는 4V까지 올라갈 수 있지만 높으면 칩이 파괴됩니다. 읽을만한 또 다른 링크 : en.wikipedia.org/wiki/CPU_core_voltage
• 전송 속도가 문제 입니다. 3Ghz에서는 10cm / cycle 만 얻을 수 있습니다. 일반적인 프로세서 다이는 현재 300m ²이므로 10Ghz 이후에는 칩의 모든 부품이 한 사이클에 도달 할 수 없기 때문에 프로세서 설계를 재고해야한다고 생각합니다.
• @MartinSchr ö der : (a) 10GHz에 도달하기 전에 열과 게이트 지연으로 인해 CPU가 죽기 때문에 그다지 문제가되지 않습니다. (b) 프로세서는 세대가 갈수록 작아집니다. 예를 들어 하이퍼 스레딩이있는 6 코어 i7은 싱글 코어 Pentium 4와 크기가 거의 같습니다. 그러나 i7에는 6 개의 풀 코어와 6 개의 추가 ” 하프 코어 “. 또한 캐시가 있습니다. 또한 이러한 코어는 파이프 라인 단계로 분할됩니다. 하나의 코어와 하나의 파이프 라인 단계 (및 L1- 캐시)에있는 CPU의 일부만 한주기에 도달하면됩니다.
• @ com.prehensible 링크 한 게시물은 실제로 사실에 대해 구체적으로 설명합니다. ,이 500GHz 트랜지스터는 아날로그 RF 처리에 사용되는 아날로그 트랜지스터 인 ” 만 “입니다. 결코 컴퓨터 프로세서가 아닙니다.

귀하의 질문에 대한 답은 다음과 같습니다. 예 , 물리적 CPU 속도 제한. 이론상 최고 한계는 “스위치”가 상태를 전환 할 수있는 속도에 따라 설정됩니다. 전자를 스위치의 기초로 사용하면 Bohr 반경 $$ r = 5.291 \ times 10 ^ {-11} $$ 및 가능한 가장 빠른 속도 $$ c = 3 \ times 10 ^ 8, $$를 사용합니다. 주파수 계산 $$ F = \ frac {1} {t} = \ frac {c} {2} \ pi r = 9.03 \ times 10 ^ {17} \ text {Hz} $$ 현재 기술 상태, 실제 한계는 약 $$ 8 \ times 10 ^ 9 \ text {Hz} $$

댓글

• LaTeX를 몇 가지 수정했습니다. 빈도 수정이 올바른지 확인해 주시겠습니까?
• 현재 기술 한계 상태를 어떻게 생각 해냈습니까?
• 또한 Schwarzschild에서 가능한 가장 빠른 컴퓨터를 구축 할 것입니다. 최대 효과를 위해 블랙홀의 반경. Bohr 반경은 고속으로 작업하기에 큰 방법입니다. 🙂

한 가지 질문은 다음과 같습니다. CPU 속도에 물리적 인 제한이 있습니까?

이것은 CPU 자체에 크게 의존합니다. 제조 공차로 인해 동일한 웨이퍼에서도 모든 칩에 대해 물리적 한계가 약간 씩 다릅니다.

전송 지연으로 인해 CPU 속도에 또 다른 제한이 발생합니다. 그러나 얼마나 빨리 얻을 수 있는지는 언급하지 않습니다.

그 이유는 transmission delay 또는 speed path length는 칩 설계자가 만들 선택 사항입니다. 요컨대, 로직이 단일 클럭 사이클에서 수행하는 작업의 양입니다. 로직이 복잡하면 최대 클럭 속도가 느려지지만 전력 소모도 더 적습니다.

이것이 CPU를 비교하기 위해 벤치 마크를 사용하려는 이유입니다. 사이클 당 작업 수는 매우 다르므로 원시 MHz를 비교하면 잘못된 생각을 얻을 수 있습니다.

실제로는 전압의 제곱에 거의 비례하는 열 전력입니다. http://en.wikipedia.org/wiki/Thermal_design_power#Overview . 모든 재료에는 냉각 효율을 제한하는 비열 용량이 있습니다.

냉각 및 전송 지연에 대한 기술적 문제를 고려하지 않고 신호가 CPU 내에서 초당 이동할 수있는 거리를 제한하는 빛의 속도를 찾을 수 있습니다. . 따라서 CPU는 더 빨리 작동할수록 작아야합니다.

마지막으로 특정 주파수를 초과하면 CPU가 전자파 함수 (Schrödinger 방정식에 따라 파동 함수로 모델링 된 전자)에 대해 투명해질 수 있습니다.

p>

2007 년 일부 물리학 자들은 작동 속도에 대한 기본 제한을 계산했습니다. http://journals.aps.org/prl/abstract/10.1103/PhysRevLett.99.110502

다른 모든 답변과 마찬가지로 CPU 속도에 직접 영향을주지는 않지만 그 주변에 무언가를 만드는 몇 가지 다른 고려 사항도 있습니다. CPU는 상당히 어렵습니다.

요컨대 DC 이상에서는 무선 주파수가 문제가됩니다. 빠르게 이동할수록 모든 것이 거대한 무선 통신으로 작동하게됩니다. 즉, PCB 트레이스가 누화를 겪고 영향을 미칩니다. 인접한 트랙 / 접지면, 노이즈 등의 고유 한 커패시턴스 / 인덕턴스의 영향을받습니다.

빠를수록이 모든 것이 악화됩니다. 구성 요소 다리 가 unacce 예를 들어 ptable 인덕턴스입니다.

DDR RAM이있는 Raspberry Pi 수준의 “기본”PCB “를 레이아웃하는 지침을 보면 데이터 버스에 대한 모든 트레이스 등이 있습니다. 길이가 같아야하고 올바른 종단이 있어야하며 1GHz 미만으로 실행됩니다.