Jeg bruker en MOSFET-driver ( TC4427A ), som kan lade en 1nF portkapasitans på omtrent 30ns.

dobbel N-ch MOSFET jeg bruker (Si4946EY) har en portladning på 30nC (maks) per fet. Jeg vurderer bare en foreløpig da begge på matrisen er identiske. Jeg kjører porten til 5V. (Det er et logisk nivå fet.)

Betyr dette at jeg kan bruke Q = CV for å beregne kapasitansen? C = 30nC / 5V = 6nF. Så sjåføren min kan slå porten på på omtrent 180 ns.

Er logikken min riktig?

Portmotstanden til MOSFET er angitt til maks. på 3,6 ohm. Vil dette ha noen innvirkning på beregningene ovenfor? Føreren har 9 ohm motstand.

Er det noen signifikant forskjell for når porten blir utladet i stedet for ladet? (å slå av fosteret.)

Som et sidespørsmål er ikke foten i løpet av 180-årene helt på. Så Rds (ikke-helt-PÅ) er ganske høyt. Hvordan kan jeg beregne hvor mye strømforsyning som vil skje i løpet av denne tiden?

Kommentarer

  • Det ser ut til at byttetiden din blir begrenset av forsinkelsen og byttetid for driverbrikken. Det er liten forskjell mellom på og av, utgangstrinnet til driverchippen er en totempoledriver. Du kan øke hastigheten på slukkingstiden med en diode. 30-40 ns er veldig kort tid 🙂 Hvis du er bekymret for strømavledningen, må du finne ut hvor ofte du skal bytte.
  • @morten: OP snakker om å kjøre en FET – Jeg trodde at diodehastigheten bare gjelder å kjøre BJT?
  • Bounty blir tildelt det første svaret som svarer på alle spørsmålene mine – slå på tid, effekt av gate & driver motstand, utladning / ladningssymmetri og Rds (ikke-helt-PÅ)

Svar

Som endolith sier at du må se på betingelsene for parametere. 30nC er en maksimumsverdi for \ $ V_ {GS} \ $ = 10V. Grafen på side 3 i databladet sier vanligvis 10nC @ 5V, deretter C = \ $ \ frac {10nC} {5V} \ $ = 2nF. En annen graf også på side 3 gir verdien 1nF for \ $ C_ {ISS} \ $. Avviket er fordi kapasitans ikke er konstant (det er derfor de gir en ladningsverdi).

Portmotstanden vil virkelig ha innflytelse. Portens tidskonstant vil være (9 \ $ \ Omega \ $ + 3.6 \ $ \ Omega \ $) \ $ \ times \ $ 2nF = 25ns, i stedet for 9 \ $ \ Omega \ times \ $ 2nF = 18ns.

I teorien vil det være en liten forskjell mellom å slå på og av, for når du slår av starter du fra en høyere temperatur. Men hvis tiden mellom av og på er liten (mye margin her, snakker vi omtrent titalls sekunder) temperaturen er konstant, og karakteristikken vil være mer eller mindre symmetrisk.

Om sidespørsmålet ditt. Dette er vanligvis ikke gitt i datablad, fordi strømmen vil avhenge av \ $ V_ { GS} \ $, \ $ V_ {DS} \ $ og temperatur, og 4-dimensjonale grafer fungerer ikke bra i to dimensjoner. Den eneste løsningen er å måle den. En måte er å registrere \ $ I_D \ $ og \ $ V_ {DS} \ $ grafer mellom av og på, og multipliser begge deler og integrer. Denne overgangen vil normalt skje raskt, så du vil sannsynligvis bare måle over noen få poeng, men det burde gi deg en god tilnærming. Å gjøre overgangen saktere vil gi flere poeng, men temperaturen vil være annerledes, og dermed blir resultatet mindre nøyaktig.

Svar

Henviser til dette Fairchild-appnotatet om MOSFET-bytte , dette Infineon-notatet om fortjeneste , dette IR-notatet og mitt eget erfaring:

\ $ Q_g \ $ kvantifiserer den totale portladningen, som består av noen klumpete elementer:

  • \ $ Q_ {gs} \ $ (gate til -kilde)
  • \ $ Q_ {gd} \ $ (gate-to-drain)

Når det gjelder å beregne hvor mye strøm som blir spredt, slår du på MOSFET, du kan bruke Q = CV-forholdet til å finne ut den effektive portkapasitansen. Produsenten publiserer ofte også dette tallet som \ $ C_ {iss} \ $.

IR-notatet oppsummerer vekslingstapet ganske pent. I løpet av \ $ Q_ {gs} \ $ -intervallet begynner MOSFET å lede (\ $ I_D \ $ ramper opp og \ $ V_ {DS} \ $ forblir høy). I løpet av \ $ Q_ {gd} \ $ -intervallet blir MOSFET mettet (\ $ V_ {DS} \ $ faller). Den beste måten å se tapet på er, som tidligere antydet, å måle \ $ V_ {DS} \ $ og \ $ I_D \ $. Denne EETimes-artikkelen beskriver hvordan man matematisk kan beregne byttetapet for en rekke forhold, som jeg ikke vil utdype her.

MOSFET portmotstand legges til uansett hvilken ekstern motstand du har for å bestemme ladestrømmen. I ditt tilfelle, siden du bare lader til 5V, vil du ikke maksimere sjåførens nåværende kapasitet.

Å tømme porten er relativt identisk med å lade den, for så vidt terskelene forblir de samme. Hvis påslaget er 4V, og du lader til 5V, kan du forestille deg at det vil være litt liten asymmetri i innkoblingstiden kontra utkoblingstiden siden du bare lader ut 1V for å få utkobling. vs. 4V for å få påslag.

I henhold til den tidligere kommentaren er det ganske vanlig å se nettverk av motstander og dioder i MOSFET-drivkretser for å skreddersy på- og slå-ladestrømmer.

Svar

Spesifikasjonen i databladet sier V GS = 10 V, så nei. Det ville være C = 30 nC / 10 V = 3 nF. Men dette er et absolutt maksimum.

I stedet for en enkelt kapasitansverdi spesifiserer de kapasitansen som en graf på side 3. Betydningen av c iss c rss og c oss er gitt i dette dokumentet figur 5. Jeg tror du bryr deg mest om c iss , som er omtrent 900 pF i henhold til diagrammet.

Kommentarer

  • – 1 ved hjelp av Ciss, Crss, Coss for å bestemme gate capa sitanse for dermed å bestemme byttetapet er feil. Ciss, Crss, Coss er den lille signalinngangs- / utgangskapasitansen
  • @Naib: Hvordan er den store signalkapasitansen annerledes og hvor vil du finne en spesifikasjon av den?
  • Vel Ciss, Crss, Coss er ferdig med en Vgs = 0V på rundt 1MHz … Qgate og dermed må Cgate aldri beregnes ut fra IGBT- eller MOSFET-inngangskapasitansetallene, disse er bare 1. ordre omtrent av gatecharge-kurven rundt opprinnelsen. Portladningskurven til svitsjeanordninger er svært ikke-lineær (fig5) Den flate perioden er møllerplaten og fremstår som en inf kondensator. Den første lineære delen av ladekurven er å gjøre med lading av Gate-kilden, den flate perioden motvirker fresekondensatoren (Gate-drain).
  • @JonRB hva vil du da bruke for å få et estimat på inngangskapasitansen? Det virker som om Ciss bare vil være et gyldig estimat for Vgs fra 0 til like før du treffer platåspenningen. Og hvorfor får vi Ciss hvis vi i stedet kan bruke portladningen for å få en mye nærmere tilnærming?

Svar

strømsvikt under inn- og utkobling

Du tror kanskje at transistoren blir varmere under disse overgangene har noe å gjøre med transistorens interne spenninger og strømninger og kapasitanser.

I praksis, så lenge du slår en bryter av eller på tilstrekkelig raskt, er de interne detaljene i bryteren irrelevant. Hvis du trekker bryteren helt ut av kretsen, har de andre tingene i kretsen uunngåelig noen parasittisk kapasitans C mellom de to nodene som bryteren slår på og av. Når du setter en bryter av noe slag inn i den kretsen, mens bryteren er slått av, lades den kapasitansen opp til noe spenning V, og lagrer CV ^ 2/2 watt energi. Når du slår på bryteren, blir all CV ^ 2/2 watt energi spredt i den bryteren. (Hvis den bytter veldig sakte, blir kanskje enda mer energi spredt i den bryteren).

For å beregne energien som er spredt i din mosfet-bryter, finn den totale eksterne kapasitansen C den er festet til (sannsynligvis for det meste parasittisk ), og spenningen V som terminalene på bryteren lader opp til like før bryteren slås på. Energien som blir spredt i en hvilken som helst bryter er

  • E_turn_on = CV / 2

ved hver innkobling.

Energien spredt i motstandene som driver porten, er FET

  • E_gate = Q_g V

hvor

  • V = porten spenningssvingning (fra beskrivelsen din, det er 5 V)
  • Q_g = ladningsmengden du skyver gjennom portpinnen for å slå på eller av transistoren (fra FET-databladet handler det om 10 nC ved 5 V)

Den samme E_gate-energien blir spredt under påslag, og igjen under utkobling.

Noe av den E_gate-energien blir spredt i transistoren, og noe av den blir spredt i FET-driverchippen – jeg bruker vanligvis en pessimistisk analyse som antar alt av den energien blir spredt i transistoren, og også all den energien blir spredt i FET-driveren.

Hvis bryteren din slår seg av tilstrekkelig raskt, blir energien som blir spredt under slått vanligvis ubetydelig sammenlignet med energi som forsvinner under påslag. Du kan plassere en worst case bound (for svært induktive belastninger) på

  • E_turn_off = IVt (worst case)

der

  • Jeg er strømmen gjennom bryteren rett før avstenging,
  • V er spenningen over bryteren like etter utkobling, og
  • t er byttetiden fra til av.

Da er kraften som blir spredt i fosteret

  • P = P_switching + P_on

hvor

  • P_switching = (E_turn_on + E_turn_off + 2 E_gate) * switch_frequency
  • switching_frequency er antall ganger per sekund du sykler bryteren
  • P_on = IRd = strøm spredt mens bryteren er på
  • Jeg er gjennomsnittsstrømmen når bryteren er på,
  • R er FET-motstanden i tilstanden, og
  • d er brøkdelen av tiden bryteren er på (bruk d = 0,999 for estimater i verste fall).

Mange H-broer utnytter (vanligvis uønskede) kroppsdioder som en tilbakeslagsdiode for å fange den induktive tilbakeslagsstrømmen. Hvis du gjør det (i stedet for å bruke eksterne Schottky-fangstdioder), må du også legge til strømmen som er spredt i den dioden.

Legg igjen en kommentar

Din e-postadresse vil ikke bli publisert. Obligatoriske felt er merket med *