Jag är ny inom datavetenskap och jag undrade om halv precision stöds av modern arkitektur på samma sätt som enkel eller dubbel precision är. Jag trodde att 2008 års version av IEEE-754-standarden introducerade både fyrdubbla och halva precisioner.
Kommentarer
- Detta taggades MATLAB, men MATLAB stöder inte ’ t (ännu) 16 bitar flytande punkt.
- Se denna stackutbytesfråga som har detaljerad information om detta: stackoverflow.com/questions/49995594/…
- Det vore värt att klargöra om du bara menar processorer eller både processorer och GPU: er.
- Tack för din kommentar Max Barraclough. Jag visste inte att du kunde ändra precisionen i bara grafikprocessorenheterna; Jag trodde att det måste göras i båda. Din kommentar är väldigt hjälpsam.
Svar
Intel-stöd för IEEE float16 lagringsformat
Intel stöder IEEE-halv som lagringstyp i processorer sedan Ivy Bridge (2013). Lagringstyp innebär att du kan få en minnes- / cachekapacitet / bandbreddfördel men beräkningen görs med enstaka precision efter konvertering till och från IEEE-halvprecisionsformatet.
Intel-stöd för BFloat16
Intel har meddelat stöd för BF16 i Cooper Lake and Sapphire Rapids.
-
https://software.intel.com/content/dam/develop/public/us/en/documents/architecture-instruction-set-extensions-programming-reference.pdf (uppdateringen från juni 2020 319433-040 beskriver AMX BF16)
Jag jobbar för Intel. Jag citerar officiella källor och kommer inte att kommentera rykten etc.
Det är bra att vara nyfiken på de relativa fördelarna med IEEE FP16 vs BF16. Det finns mycket analys av detta ämne, t.ex. https://nhigham.com/2018/12/03/half-precision-arithmetic-fp16-versus-bfloat16/ .
Hårdvarusupport utanför Intel
Följande är information om andra processorer. Kontrollera med leverantörerna vid behov.
http://on-demand.gputechconf.com/gtc/2017/presentation/s7676-piotr-luszcek-half-precision-bencharking-for-hpc.pdf listar följande hårdvarustöd:
- AMD – MI5, MI8, MI25
- ARM – NEON VFP FP16 i V8.2-A
- NVIDIA – Pascal och Volta
NVIDIA Ampere har också FP16-stöd ( https://devblogs.nvidia.com/nvidia-ampere-architecture-in-depth/ ).
Kommentarer
- Den första delen av detta svar är lite vilseledande. Medan Ivy Bridge verkligen införde stöd för F16C, och det betyder tekniskt att halva precisionsflottor är ” stöds ”, de enda instruktionerna tillhandahålls är de att konvertera till och från halva precisionsflottrar. Inga operationer kan göras på dem alls, så att det knappast uppfyller kravet i frågan: ” Jag undrade om halv precision stöds av modern arkitektur på samma sätt som enkel eller dubbel precision är. ” Det är bara ett lagringsformat. Du ’ handlar om ALU-omvandlingscykler för minnesbandbredd / fotavtryck.
- Jag sa bokstavligen att det är en lagringstyp, alla besparingar kommer från smalare data och beräkningen är gjort med en enda precision. Det är inte vilseledande i det minsta. Jag sa vilket stöd som var närvarande, vilket är hälften av det möjliga stödet.
- Tack alla. Jag tyckte faktiskt att alla dessa kommentarer var till hjälp. Den ursprungliga anledningen till att ställa frågan berodde på att lyssna på andra som argumenterar för just den här saken.
- @AsadMehasi: även relaterat till Stack Overflow: Halvprecision flytande aritmetik på Intel-chips – ja på integrerade GPU: er sedan Skylake, men i IA-kärnorna endast för konvertering till / från
floatvid lagring / laddning. (Fram till BFloat-stöd i kommande HW)
Svar
Enligt min mening inte särskilt enhetligt. Aritmetik med låg precision verkar ha fått lite dragkraft i maskininlärning, men det finns olika definitioner för vad människor menar med låg precision. Det finns IEEE-754 hälften (10 bitars mantissa, 5 bitars exponent, 1 bitars tecken) men också bfloat16 (7-bitars mantissa, 8-bitars exponent, 1-bitars tecken) som gynnar dynamiskt område över precision och en mängd andra format (NVidias 19-bitars TensorFloat, AMDs fp24, kanske mer?). De flesta av dessa saker körs på speciell GPGPU-hårdvara.
Däremot har float och double allmänt överenskomna betydelser, som IEEE-754-kompatibla, 32-bitars (23/8/1) och 64-bit (52/11/1) representationer.
Kommentarer
- Även om det definitivt inte är standard använder optisk dator effektivt hälften -precision (eller mindre) flytande punktoperationer.
Svar
Det accepterade svaret ger en översikt. Jag lägger till några fler detaljer om support i NVIDIA-processorer. Stödet som jag beskriver här är 16-bitars, IEEE 754-kompatibelt, flytande aritmetiskt stöd, inklusive add, multiplicera, multiplicera-add och konverteringar till / från andra format .
Maxwell (cirka 2015)
Det tidigaste IEEE 754 FP16 (”binär16” eller ”halv precision”) stöd i cc (beräkningsfunktion) 5.3 enheter som var i Maxwell-generationen, men denna beräkningsfunktion implementerades endast Tegra TX1-processor (SoC, t.ex. Jetson).
Pascal (cirka 2016)
Pascal familjemedlemmar har antingen ”full ränta” (cc 6.0, 6.2 ) eller ”low rate” (cc 6.1) FP16-genomströmning. cc6.2 var återigen en Tegra-familjeprodukt, TX2. cc 6.0 och 6.1 hittade användning i en mängd processorer i olika produktfamiljer som GeForce, Quadro och Tesla. ”full hastighet” hänför sig här till en hastighet som motsvarar två gånger IEEE 754 FP32 (”binär32” eller ”enstaka precision”) för processorn i fråga, när operationer utfördes med användning av en halv2 datatyp (två halva kvantiteter hanterade i samma register och instruktion).
Volta, Turing (2017, 2018)
Volta och Turing familjemedlemmar (cc 7.x) stöder FP16 vid ” full rate ”, och använd dessutom formatet i TensorCore -åtgärder.
Ampere (Maj, 2020)
Den nyligen meddelade Ampere-arkitekturen A100 GPU stöder också FP16 på ett sätt som liknar Volta och Turing, och introducerar ytterligare kapacitet för en TF32-datatyp , vilket är ett format där mantissan har samma storlek (antal bitar) som en FP16-mantissa och t han-exponenten har samma storlek som en FP32-exponent. Bfloat16 -funktion tillkännagavs också i Ampere.
Förutom Ampere-arkitekturprocessorn som nyligen tillkännagavs stöd och genomströmningar för 16-bitars flytande punktoperationer (och andra operationer) över beräkningsfunktioner (inklusive arkitekturer) finns i tabell 3 i CUDA-programmeringsguiden . Genomgångarna är per klocka, per multiprocessor, så måste skalas i enlighet med GPU-typ och specifikationer. Dessa genomströmningar är inte för TensorCore-operationer, och toppgenomströmningarna är i allmänhet endast tillämpliga vid bearbetning på halv2 datatyper (två halva kvantiteter packade tillsammans i ett enda 32-bitarsord). h2>
Du kan ta reda på om din hårdvara stöder halvprecision via:
$ lscpu | grep Flags | grep f16c Flags: fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2 ss ht tm pbe syscall nx pdpe1gb rdtscp lm constant_tsc art arch_perfmon pebs bts rep_good nopl xtopology nonstop_tsc cpuid aperfmperf pni pclmulqdq dtes64 monitor ds_cpl vmx est tm2 ssse3 sdbg fma cx16 xtpr pdcm pcid dca sse4_1 sse4_2 x2apic movbe popcnt tsc_deadline_timer aes xsave avx f16c rdrand lahf_lm abm 3dnowprefetch cpuid_fault epb cat_l3 cdp_l3 invpcid_single pti ssbd mba ibrs ibpb stibp tpr_shadow vnmi flexpriority ept vpid ept_ad fsgsbase tsc_adjust bmi1 hle avx2 smep bmi2 erms invpcid rtm cqm mpx rdt_a avx512f avx512dq rdseed adx smap clflushopt clwb intel_pt avx512cd avx512bw avx512vl xsaveopt xsavec xgetbv1 xsaves cqm_llc cqm_occup_llc cqm_mbm_total cqm_mbm_local dtherm ida arat pln pts hwp hwp_act_window hwp_epp hwp_pkg_req md_clear flush_l1d f16c instruktion är dokumenterad här .
Kommentarer
- Observera att C i F16C står för Conversion; det hjälper bara med minnesbandbredd / cache-fotavtryck, inte SIMD ALU-genomströmning. Du måste konvertera för att flyta för att göra valfri matematik, så antalet element per SIMD-vektor för FMA-operationer är inte ’ t förbättras.